三星目标2025年量产2nm工艺：性能和效率显著提升

5月1日消息，据媒体报道，三星即将在“VLSI Symposium 2024”上展示其2nm（SF2）工艺中的第三代GAA（Gate-All-Around）晶体管技术特性，并将在6月16日至20日期间分享更多关键细节。

据三星透露，这项新工艺不仅优化了多桥-通道场效应晶体管（MBCFET）架构，还引入了独特的外延和集成工艺。与现有的FinFET技术相比，该新工艺显著提升了晶体管性能，幅度高达11%至46%，同时可变性降低了26%，漏电现象减少了约50%。SF2的技术开发工作预计将在2024年第二季度完成，届时三星的芯片合作伙伴将有机会选择这一先进的制程节点进行产品设计。

三星在半导体工艺领域一直寻求突破，尤其在经历了之前与高通合作中的工艺挑战后，三星更加致力于通过2nm等先进制程技术来巩固其市场地位，并与台积电等竞争对手展开竞争。

为了加强2nm工艺生态系统的建设，三星已经吸引了超过50个合作伙伴。此外，今年2月，三星宣布与Arm合作，共同优化基于最新GAA晶体管技术的下一代Arm Cortex-X/Cortex-A CPU内核，以进一步提升性能和效率，为用户带来前所未有的体验。

不仅如此，三星还计划推出第三代3nm工艺，旨在继续提高芯片密度、降低功耗，并努力提升良品率。此前，三星的初代3nm工艺在良品率方面遭遇挑战，传闻其早期良品率仅为20%，主要用于生产加密货币相关芯片。然而，三星并未因此气馁，而是持续投入研发，力求在未来的工艺中取得更好的表现。