MIT研究團隊3D晶片新突破 有望繞過堆疊的技術限制

MIT研究团队发表新的技术突破，有望绕过堆叠晶片的技术限制。图撷取自MIT

随着积体电路可容纳的电晶体数目逼近极限，晶片制造商开始寻求「向上发展」，堆叠电晶体与半导体元件，类似将平房变为摩天大楼，却遭遇到限制，堆叠晶片时，每层都须以基板作为支架，这会减慢传输效率。如今麻省理工学院（MIT）的研究团队，可望打破此一局限。

根据MIT工程师近期在《自然》期刊发布的研究，他们发现了一种制作了多层晶片的方法，不需要矽晶圆基板，即可交替堆叠高品质的半导体材料层，且能在够低的温度下运作，以保护底层电路。

在2023年，该团队开发出一种在非晶质表面，生长高品质2D半导体材料（如过渡金属二硫属化物，TMD）的方法。TMD被视为矽的接班人，适合制作更小、更高效能的电晶体。然而，该方法需在约摄氏900度的高温下进行，可能损坏底层电路。

为解决此一问题，团队利用冶金学概念，实现了在低至摄氏380度下的单晶TMD生长。他们在矽晶圆的二氧化矽薄膜的开口处沉积种子，成功降低成核所需能量，保护底层电路。

研究人员进一步利用这种新方法制作出多层晶片，交替堆叠两种不同的TMD层，分别是二硫化钼（适用于n型电晶体）与二硒化钨（适用于p型电晶体），且不需要矽中介层。

研究团队预期，这种方法能运用于建构人工智慧（AI）硬体，例如透过在笔记型电脑或穿戴式装置中堆叠晶片，这些晶片的速度和运算能力可媲美当今的超级电脑，且能储存与资料中心相当的大量数据。

研究主持人、MIT机械工程副教授金智焕（Jeehwan Kim，音译），「这项突破为半导体产业开辟了巨大的潜力，能够在没有传统限制的情况下堆叠晶片」，「这可能使人工智慧、逻辑与记忆体应用的运算能力提升数个量级。」