Intel晶圓代工宣布在未來節點互連微縮技術取得突破 展示領先業界的先進電晶體及封裝技術

Intel晶圆代工 (Intel Foundry)在2024年IEEE国际电子元件会议 (IEDM)公布了新突破进展，有助于推动半导体产业迈向下一个十年及更长远的未来。

Intel晶圆代工展示有助于改善晶片内互连的新材料，透过使用减材钌 (subtractive Ruthenium)提升电晶体容量达25%。此外，Intel晶圆代工使用先进封装的异质整合解决方案，首次让吞吐量提高了100倍，实现超快速晶片对晶片组装。

为了进一步推动环绕式闸极 (GAA)微缩，Intel晶圆代工也展示矽RibbonFET CMOS和用于微缩2D FET的闸极氧化物模组的工作成果，可提高元件效能。

Intel晶圆代工资深副总裁暨元件研究部总经理Sanjay Natarajan表示：「Intel晶圆代工持续定义和擘划半导体产业的发展蓝图，最新突破也彰显了英特尔致力于开发领先技术的承诺。在美国《晶片法案》 (U.S. CHIPS Act.)的支持下，Intel将持续协助提升全球供应链的平衡。」

为了提高晶片内的效能和互连，Intel晶圆代工展示作为关键替代金属化材料的减材钌，使用薄膜电阻和气隙，在互连微缩方面取得重大进展。该团队率先在研发测试工具中展示了一种实用、具备成本效益，且适用于大量生产的减材钌整合制程，其具备气隙特性，不需要在孔洞周围保留光刻气隙排除区，也不需要选择性蚀刻的自对准孔洞。

采用具备气隙特性的减法钌，可在间距小于或等于25奈米 (nm)时，降低线间电容幅度高达25%，凸显出金属化方案的减材钌在紧密间距中替代铜镶嵌的优势。此一解决方案将会出现在Intel晶圆代工的未来节点中。

为了在先进封装中实现超高速晶片对晶片的组装，让吞吐量提高100倍，Intel晶圆代工首次展示了选择性层迁移技术 (SLT)，此异质整合解决方案让超薄小晶片具有更高的弹性，相较于传统的晶片对晶圆键合，晶粒尺寸可以更小、深宽比更高，进一步实现更高的功能密度，并且为特定小晶片从一个晶圆到另一个晶圆的混合，或是熔接键合 (Fusion bonding)提供更灵活且更具成本效益的解决方案，提高AI应用架构的效率和弹性。

而为了将环绕式闸极RibbonFET矽微缩推向极限，Intel晶圆代工展示闸极长度为6nm的矽RibbonFET CMOS (互补金属氧化物半导体)电晶体，即便大幅微缩闸极长度和通道厚度，仍具有业界领先的短通道效应和效能。缩短闸极长度为摩尔定律的关键基石之一，这项技术进展为闸极长度微缩展开新页。

Intel晶圆代工更展示其在GAA 2D NMOS和PMOS电晶体制造的成果，闸极长度缩小至30奈米，并特别专注于闸极氧化物 (Gox)模组的开发。这项研究呈现了业界对二维 (2D)过渡金属二硫族化物（TMD）半导体的研究，未来可能在先进电晶体制程中取代矽。

此外，Intel晶圆代工继续推进业界首个300毫米 (mm)氮化镓 (GaN)技术的研究，这是一种用于功率供电和射频 (RF)电子产品的新兴技术。与矽相比，氮化镓可以提供更高的效能，并且承受更高的电压和温度。这是业界首款在300mm GaN-on-TRSOI (trap-rich silicon-on-insulator)基板上制造的高效能微缩增强型氮化镓金属氧化物半导体高电子迁移率电晶体 (GaN MOSHEMT)。

GaN-on-TRSOI先进设计的基板可以透过减少讯号损耗，实现更好的讯号线性度，并且透过背面基板处理实现先进整合方案，在射频和功率电子产品应用中达成更高的效能。

《原文刊登于合作媒体mashdigi，联合新闻网获授权转载。》