应用材料发表选择性钨制程新技术 解决平面微缩重大瓶颈

半导体设备大厂应用材料21日宣布，推出新式的选择性钨（Selective Tungsten）制程技术，可提供晶片厂商以新的方式构建电晶体触点，这是连结电晶体与晶片中其他电路非常关键的第一层电路。这项创新的选择性沉积技术能降低影响电晶体性能并增加耗电量的接触电阻。

透过这项技术，电晶体的节点微缩与触点能缩小至5奈米、3奈米甚至更小，并同步提升晶片的功率与性能与面积／成本（chip power, performance and area/cost，PPAC）。

应用材料指出，虽然微影技术的进步可有效缩减电晶体触点通孔的大小，但使用金属填满通孔的传统作法仍会严重影响PPAC。传统上，电晶体触点是以多层方式形成。首先，接触通孔是先衬上黏着层和氮化钛阻障层，接着利用沉积技术产生成核层，最后再使用钨来填满剩余空间。钨因其低电阻系数成为接触金属的首选。

7奈米制程技术的接触通孔直径只有20奈米。衬垫／阻障层与成核层就占了75％的通孔体积，只剩下25％供钨使用。细薄的钨线具有很高的接触电阻，会严重影响PPAC与2D微缩效果。

VLSIresearch董事长暨执行长Dan Hutcheson表示，极紫外光（EUV）的兴起使得业界必须解决一些重大的材料工程挑战，以持续进行2D微缩。衬垫阻障层就像是这个产业的动脉硬化斑，不断阻挠晶片中的电子流动，以至于无法达到顶尖的性能。应用材料的选择性钨技术正是市场梦寐以求的创新突破。

应用材料发表的全新Endura Volta选择性钨化学气相沉积系统，能让晶片制造商在电晶体的接触点通孔内进行钨的选择性沉积，以消除线性／阻障层及成核层。整个通孔会充满低电阻钨，并解除后续PPAC的瓶颈。