3D IC與先進封裝晶片的多物理模擬設計工具

晶片。路透

【作者： 篮贯铭】

在半导体制造的发展上，除了不断深探的微缩技术外，另一大方向便是先进封装技术，而其重要性甚至还超过制程的微缩。因为它不仅可以提高晶片的效能、缩小体积、降低功耗，还可以实现更多功能，为电子产品的创新和发展带来更多可能性。

而所谓的先进封装（Advanced Packaging），是一种将多个晶片或元件整合到单一封装中的技术，旨在提高效能、缩小体积、降低功耗，并实现更多功能。相较于传统封装，先进封装采用更复杂的结构、材料和制程，以满足现代电子产品对高整合度、高性能和小型化的需求。

先进封装有以下几个主要类型：

‧ 2.5D封装（Interposer-based packaging）：把多个晶片透过矽中介层(interposer)连接在一起，实现高密度、高效能的互连。

‧ 3D封装（3DstackedIC）：多个晶片垂直堆叠在一起，透过矽穿孔(TSV)连接，实现更小的体积和更短的讯号传输距离。

‧ 扇出型晶圆级封装（Fan-out wafer-level packaging；FOWLP）：将晶片重新分布到更大的面积上，实现更高的I/O密度和更好的散热性能。

‧ 系统级封装（System-in-package；SiP）：将多个不同功能的晶片（如处理器、记忆体、感测器等）整合到单一封装中，实现更高的功能整合度。

所以从技术面来看，先进封装可以应用许多的领域上，包含高效能运算（HPC）、人工智慧（AI）、5G通讯、行动装置与物联网设备等，以满足这些应用对于高速、高传输频宽与小体积的需求。

先进封装晶片的设计挑战

然而相较于传统封装，先进封装技术的复杂度大幅提升，涉及到的物理现象也更加多元，尤其是将多个高性能、同质、异质的晶片进行组合和堆叠的时候。因此，多物理模拟在先进封装设计中变得至关重要。

展开晶片先进封装设计时，通常会面临几个问题，如下：

高密度、高复杂度设计

先进封装通常会整合多个晶片，甚至不同制程的晶片，这导致电气连接、讯号完整性、电源完整性等问题变得更加复杂；另一方面，先进封装的结构更加复杂，几乎皆是采行多层结构的设计，包括多层基板、多层重新分布层（RDL）、矽中介层（interposer）等，使得热传导、应力分布等问题。

多物理现象耦合

一个先进封装晶片之中，必然会面临多种物理现象的彼此干扰，包含电热耦合：晶片运作时会产生大量热量，而高温又会影响电气性能，因此需要同时考虑电场和温度场的相互作用；热应力耦合：温度变化会导致材料膨胀或收缩，进而产生应力，应力又会影响材料的电气和机械性能；电磁耦合：高速讯号传输会产生电磁干扰，影响讯号完整性。

可靠性问题

由于高密度、复杂度，加以复杂的物理场现象，因此先进封装晶片经常会面临可靠性的问题，包含热失效：高温会导致晶片和封装材料老化、失效；机械失效：应力过大会导致晶片或封装材料破裂、分层；电迁移：高电流密度会导致金属导线中的原子迁移，最终导致开路或短路。

而为了克服以上的挑战，缩减设计的时程并增加量产的良率，进而降低整体的生产成本，因此导入多物理模拟工具就是当前必然的设计流程。它不仅可以早期发现问题，同时还可以设计优化，提升先进封装晶片的可靠度。

【欲阅读更丰富的内容，请参阅2024.8(第393期)多物理模拟：装置设计新解方CTIMES杂志】

2024.8(第393期)多物理模拟：装置设计新解方