新加坡IME：以異質整合先進封裝技術推動AI及HPC的運算大未來

图片来源 : shutterstock、达志影像

※如欲转载本文，请与北美智权报联络

李淑莲╱北美智权报　编辑部

在生成式人工智慧与高效能运算（HPC）快速演进的今日，过往依赖单一大晶片的处理方式，已难以满足对运算量与能耗效率的双重需求。随着摩尔定律进入平缓期，全球半导体产业开始寻找全新架构，而「异质整合」与「多晶粒互连技术」正是在这波转型中，扮演关键角色的技术突破。

新加坡微电子研究院（IME）异质整合部门主管Vempati Srinivasa Rao 于「2025异质整合蓝图第8届年会」(2025 Heterogeneous Integration Roadmap (HIR) 8th Annual Conference) 压轴演出，发表了 “Interconnect Technologies for Multi-Chiplet Heterogeneous Integration” 报告 (下称《报告 》)。《报告 》 指出，未来要实现Zettascale等级的AI与HPC处理效能，一个封装构件中可能需要容纳超过一兆个晶体管。这意味着传统单晶片设计必须让位给由多颗小晶粒（chiplets）所组成的大规模系统级封装，而晶粒之间的互连方式，将直接影响系统的频宽、延迟、功耗与可靠性。

图1. 针对AI和 HPC应用的封装扩张趋势；”Interconnect Technologies for Multi-Chiplet Heterogeneous Integration” ,Srinivas Vempati, Institute of Microelectronics (IME) Singapore.

这类多晶粒系统封装平台主要包括三大形式。其一为2.5D的中介层（interposer）设计，透过高密度的再配线层（RDL）来完成讯号传输；其二是3D堆叠封装，借由晶圆对晶圆（W2W）或晶粒对晶圆（C2W）等先进堆叠技术，实现垂直整合；第三则是共封装光学（Co-Packaged Optics, CPO）技术，将高速光学元件直接整合于封装中，支援25.6Tbps以上的高速互连 (如图1所示)。

图2. IME多年来，透过与价值链上 100 多家公司合作的 50 多个联盟专案所推动的互连路线图；”Interconnect Technologies for Multi-Chiplet Heterogeneous Integration” ,Srinivas Vempati, Institute of Microelectronics (IME) Singapore.

然而，要实现这样的高密度系统，所面临的制程与可靠性挑战也前所未有。以高密度RDL为例，线宽与线距都已进入微米甚至亚微米级别，若再加上多层设计，会导致表面高低差过大，影响后续堆叠良率。IME提出嵌埋式铜再配线（Damascene Cu RDL）制程，搭配干蚀刻通孔技术来提升精准度与可靠性。

在晶粒键结部分，锡微凸块技术的尺寸也急遽缩小，从15微米以下进入8微米甚至5微米的级距。这种尺度下，传统的助焊剂与锡料会导致金属间化合物（Intermetallic Compounds, IMC）快速扩张，进而影响电性与机械强度。IME因此研发无助焊剂的封装技术 (Flux-less bonding)，并导入新型NiFe障壁材料来控制IMC生长。

更进一步的「铜对铜混合键结」（Cu-Cu Hybrid Bonding），则是实现0.5微米以下线距的关键。这类技术需克服晶圆翘曲与表面粗糙等精密挑战，IME目前已可达成高良率键结，并计划在2025年前进一步实现0.25微米的制程节点。

3D堆叠方面，IME已完成四层晶圆堆叠技术验证，并正朝向12层晶粒堆叠迈进。在这个过程中，从晶粒间隙填充（IDGF）到晶圆背研翘曲控制，乃至TSV穿矽通孔填镀一致性，都是设计成功与否的关键因素。为了提升堆叠品质，IME建立了完整的制程模拟与失效分析系统，并针对不同堆叠厚度提供自动化光学检测解决方案。

除了电互连技术外，IME也积极投入共封装光学（CPO）的研发。透过将光学收发器整合至封装内部，讯号转换将可于晶粒邻近处完成，大幅减少延迟与功耗。他们目前开发出两种CPO平台：一种是基于Fan-Out (扇出) 封装，提供最高12.8Tbps频宽，每bit能耗约为5pJ；另一种则是采用Hybrid bonding (混合键合) 制程，可达25.6Tbps以上频宽，能耗进一步降至2pJ/bit，并相容UCIe等未来标准。

图3. 1.6T以上基于扇出型共构封装的光学平台；”Interconnect Technologies for Multi-Chiplet Heterogeneous Integration” ,Srinivas Vempati, Institute of Microelectronics (IME) Singapore.

Vempati Srinivasa Rao指出，IME作为东南亚最先进的半导体封装研究单位之一，自1991年成立以来，已与全球逾百家晶圆厂、IC设计公司与封装材料商合作。其实验平台包含300mm制程设备、各式多层封装模组、与实际产品测试模拟，是学界与业界桥接的重要节点。

如IME简报最后所说：「Multi-Chiplet Heterogeneous Integration is a Must-Have Toolbox」。要让AI与HPC不再受限于晶片的疆界，就必须从封装与互连技术根本革新。从铜线到光波、从键结到冷却，异质整合正为未来的智慧运算铺设一条关键的技术高速公路。

资料来源：

半导体科技杂志(SST-Taiwan)总编辑

CompuTrade International总编辑

日本电波新闻 (Dempa Shinbun) 驻海外记者

日经亚洲电子杂志 (台湾版) 编辑

延伸阅读&电子报订阅连结：

【详细内容请见《北美智权报》378期；欢迎加入NAIPNews网站会员，或以系统订阅《北美智权报》】